在今年的 IEE 国际电子设备会议（IEDM 2019）上，英特尔演示了两款封装集成产品。其中一项涉及全向互连，另一项涉及 Foveros 3D 堆叠技术。在第一场演讲期间，某位英特尔工程师披露了一件有趣的事情，亮点之一是该公司全新的 3D 堆栈技术（即 Foveros）。
（题图 via AnandTech）
其想法是使用多个彼此叠置的硅芯片，且其中一个硅芯片专门用于高速缓存或内存，以减小芯片的总体封装尺寸、同时增加贷款。
作为英特尔首款 Foveros 芯片（Lakefield），其堆叠了采用不同制程节点的芯片，包括一个 I/O 和计算裸片、以及附加的 PoP 内存。
目前已宣布的两款 Lakefield 产品，分别是三星Galaxy Book S 和微软的SurfaceNeo，预计上市时间为 2020 年中。
第二款 Foveros 芯片，是基于 Xe-HPC 架构的高性能计算 GPU 。其代号为“Ponte Vecchio”，计划于 2021 下半年发布，并将使用 Foveros 技术，每个 GPU 将具由两部分硅芯片组合而成。
该 GPU 主要为百亿级别的 Aurora 超级计算机而打造，后者将于 2021 年安装在阿贡国家实验室。
在 IEDM 2019 的舞台上，英特尔首席工程师还表示：2020 年假日季，我们有望见到 Lakefield 市场的一些更新。初代产品已经面世（尚未开放预订），详情要等到 2020 年底的第二代更新。
外媒猜测，采用堆叠设计的芯片，或支持下一代 PCIe 等新 I/O，并迎来内核优化平衡后的高效率新计算芯片。
随着时间的推移，英特尔显然会将其 Foveros 和 EMIB 互联工艺作为其产品组合（至少在某些领域）的基石。至于成本能否拉低到对价格更敏感的市场，仍有待观察。
最后，在同一场 IEDM 演示中，工程师还提到 Foveros 堆栈技术可整合调制解调器中。鉴于英特尔最近刚宣布与联发科合作，新技术或在 5G 时代发挥更大的用场。
本文来自投稿，不代表本人立场，如若转载，请注明出处：http://www.souzhinan.com/kj/218956.html